Bienvenue sur le site web du cours d'OSA pour la session d'hiver 2016!
Ce cours présente l'architecture interne de l'ordinateur et l'organisation de ses principaux éléments. Il prépare à l'exploitation de l'ordinateur dans des problèmes d'ingénierie tels l'acquisition et le traitement de données, la commande industrielle et la gestion de périphériques. Afin de bien dégager la vision physique et logique, il utilise principalement le langage d'assemblage. L'architecture ARM sert de cas d'étude dans la discussion des divers concepts et lors de travaux pratiques.
Contact | jflalonde@gel.ulaval.ca |
Bureau | PLT-1138E |
Disponibilités |
Lundi 13h30-14h30 Vendredi 9h30-10h30 |
Contact | Forums |
Bureau | |
Disponibilités | Ateliers |
Contact | Forums |
Bureau | PLT-0103 |
Disponibilités | Vendredi 13h30-15h30 |
Contact | Forums |
Bureau | PLT-0103 |
Disponibilités | Lundi 14h30-16h30 |
Jour | Heure | Local |
---|---|---|
Mardi | 14h30 à 16h20 | VCH-2860 |
Vendredi | 10h30 à 11h20 | PLT-2751 |
Vendredi | 11h30 à 12h20 (ateliers) | PLT-2751 |
Lien vers le plan de cours officiel, et vers la page Capsule.
Nous utiliserons le portail des cours pour toutes questions, discussions, etc. N'hésitez pas à vous en servir!
Tous les travaux pratiques devront être remis sur le portail des cours.
Travail | Date de disponibilité | Date de remise | Pondération |
---|---|---|---|
TP1: Devenez un microprocesseur! | 19 janvier | 1er février, 23h59 | 4% |
TP2: Adressage en assembleur ARM | 2 février | 15 février, 23h59 | 4% |
TP3: Branchements et appels de fonction | 16 février | 7 mars, 23h59 | 4% |
TP4: Gestion des interruptions et ordonnancement de processus | 8 mars | 21 mars, 23h59 | 3% |
TP5: Gestion d'une mémoire paginée | 22 mars | 11 avril, 23h59 | 3% |
TP6: Récapitulation | 5 avril | 22 avril, 23h59 | 2% |
Examen | Date et heure | Lieu | Pondération |
---|---|---|---|
Mi-session | 23 février, 14h30 à 16h20 |
PLT-4118: Andande à Charbonneau VCH-3870: Corado-Castillo à Iquira VCH-2860: Jean à Weber-Boisvert |
40% |
Final | 26 avril, 14h30 à 16h30 |
PLT-2341: Andande à Gaudy PLT-2751: Gauvin à Weber-Boisvert | 40% |
Cliquez sur le module pour révéler plus d'informations. Les informations manquantes seront mises à jour durant la session.
Description | Notes | Contenu complémentaire |
---|---|---|
Introduction et historique des ordinateurs | Chapitre 1.6 | |
Logistique du cours | Doodle pour disponibilités | |
Introduction aux microprocesseurs | Chapitre 6 | |
Format des données |
Chapitres 3 et 4.2 Outil de conversion en binaire |
|
Atelier: format des données |
Le TP1 est disponible! Date de remise: 1er février, 23h59
Description | Notes | Contenu complémentaire |
---|---|---|
Composantes principales des ordinateurs | Chapitres 7.1 à 7.6 | |
Bus et adressage | Chapitre 7.6 | |
Atelier: Introduction au simulateur d'ordinateur du TP1 |
Simulateur d'ordinateur du TP1 Démonstration: calculer une puissance. |
Le simulateur d'ordinateur avec micro-instructions est disponible ici.
Description | Notes | Contenu complémentaire |
---|---|---|
Instructions et jeu d'instructions | Chapitres 7.7, 7.8 | |
Micro-instructions | Chapitres 6.6, 7.5 | |
Atelier: TP1 et micro-instructions |
Simulateur d'ordinateur du TP1 Fichiers pour atelier: contenu mémoire, et programme. |
Le TP2 est disponible! Date de remise: 15 février, 23h59
Description | Notes | Contenu complémentaire |
---|---|---|
Révision #1: introduction à la structure interne des ordinateurs | ||
Assembleur, compilateur, éditeur de liens | ||
Introduction à l'architecture ARM | ARM7 Technical Reference Manual Lecture facultative: chapitres 1, 2.3, 2.4 et 2.6.1. |
|
Atelier: TP2 et installation de IAR | Programme de test pour IAR |
Description | Notes | Contenu complémentaire |
---|---|---|
ARM: Variables et accès mémoire |
Addition en assembleur ARM sur IAR Adressage en assembleur ARM sur IAR |
|
Atelier: TP2 et programmation ARM | Instructions ARM |
Le TP3 est disponible! Date de remise: 7 mars, 23h59
Description | Notes | Contenu complémentaire |
---|---|---|
ARM: Arithmétique et conditions | Addition de nombres sur 64 bits | |
ARM: Séquence d'exécution et branchements | ||
Révision de mi-session | ||
Atelier: Révision examen mi-session |
Nous devrons diviser le groupe en trois. Nous utiliserons vos noms de famille pour diviser le groupe:
Portez bien attention à cette liste à l'avance!
Le cours et l'atelier du vendredi 26 février auront lieu comme d'habitude!
Le TP4 est disponible! Date de remise: 21 mars, 23h59
Description | Notes | Contenu complémentaire |
---|---|---|
Correctifs | p. 2-8 du ARM7 Technical Reference Manual | |
Interruptions | Chapitre 9.4 Sec. 2.8 du ARM7 Technical Reference Manual |
|
Atelier: TP4 |
Le simulateur d'allocation mémoire contigüe est disponible ici.
Description | Notes | Contenu complémentaire |
---|---|---|
Introduction aux systèmes d'exploitation | Chapitre 15 | |
Le BIOS | ||
Le DOS |
"The man who could have been Bill Gates", Bloomberg.com Chapitre 15.3 Code source du DOS |
|
Gestion de la mémoire (mémoire contigüe) | Chapitres 18.6-18.7 | |
Atelier: TP4 et interruptions |
Pas de cours vendredi, Joyeuses Pâques!
Le TP5 est disponible! Date de remise: 11 avril, 23h59
Le simulateur d'allocation mémoire contigüe est disponible ici.
Description | Notes | Contenu complémentaire |
---|---|---|
Gestion de la mémoire (mémoire paginée) | Chapitres 18.6-18.7 |
Description | Notes | Contenu complémentaire |
---|---|---|
Mémoire : optimisations | Chapitres 7, 8.3 (cache), 9 | |
Atelier: TP5 et mémoire paginée |
Des exercices sur les processus sont disponibles dans la section ressources.
Le TP6 est disponible! Date de remise: 22 avril, 23h59.
Afin de pouvoir vous donner suffisamment de temps entre la remise et l'examen, aucun retard ne sera permis!
Description | Notes | Contenu complémentaire |
---|---|---|
Gestion des processus | Chapitres 15.3, 18 (jusqu'à 18.5) | |
Entrées-sorties: programmées, par interruption, DMA | Chapitres 9, 11.2, 11.2 | |
Atelier: TP5 et mémoire paginée |
Des exercices sur les entrées-sorties sont disponibles dans la section ressources.
Description | Notes | Contenu complémentaire |
---|---|---|
Entrées-sorties: programmées, par interruption, DMA | Chapitres 9, 11.2, 11.2 | |
Le port série et le bus USB | Spécifications USB 2.0 (pour les curieux) | |
Atelier: Ordonnancement, DMA |
Description | Notes | Contenu complémentaire |
---|---|---|
La gestion des fichiers | Chapitres 17 | |
Révision finale | ||
Atelier: Révision de l'examen final H2015 | Examen H2015, Solutions H2015 |
Nous devrons diviser le groupe en deux. Nous utiliserons vos noms de famille pour diviser le groupe:
Portez bien attention à cette liste à l'avance!
Bonne chance et bon été!
Voici des exercices supplémentaires et examens antérieurs qui vous permettront de vous pratiquer.
Bien que non obligatoire, le livre suivant pourrait vous être utile:
Irv Englander, "The architecture of computer hardware, systems software, and networking", Wiley, 2014.
La 4e édition est accessible en ligne (5 usagers simultanés maximum), vous aurez besoin de votre IDUL/NIP. Le livre est aussi disponible en format papier à la bibliothèque scientifique au Vachon, cote: QA 76.5 E58 2009.
Merci à Étienne Tremblay pour le matériel et l'aide apportés à l'élaboration du contenu de ce cours. Je donne la permission à quiconque d'utiliser le contenu présent sur ce cours, à condition de créditer les sources originales.