GIF-1001 Ordinateurs: Structure et Applications

Automne 2016 Examen final 19 décembre 2016 Durée: 170 minutes

Cet examen comporte 9 questions sur 7 pages (incluant celle-ci), comptabilisées sur un total de 64 points. L'examen compte pour 40% de la note totale pour la session. Assurez-vous d'avoir toutes les pages. Les règles suivantes s'appliquent:

- \bullet Vous avez droit à une feuille aide-mémoire 8.5×11 recto-verso, écrite à la main, ainsi qu'une calculatrice acceptée.
- Écrivez vos réponses dans le cahier bleu qui vous a été remis;
- L'annexe 1 (p. 7) contient une liste de conversion entre d'instructions ARM et de codes de conditions qui pourraient vous être utiles.

La table ci-dessous indique la distribution des points pour chaque question.

Question:	1	2	3	4	5	6	7	8	9	Total
Points:	5	10	8	10	6	9	5	4	7	64

Bonne chance!

1. (5 points) Répondez aux questions suivantes portant sur les interruptions.

Le vecteur d'interruption ARM est le suivant:

- (a) (1 point) À quel moment peut survenir une interruption?
- (b) (1 point) Que se passe-t-il avec le programme principal lorsqu'une interruption survient?
- (c) (1 point) Lorsqu'une interruption survient, comment le processeur sait-il quelle routine doit être exécutée?
- (d) (1 point) Si une interruption de basse priorité survient pendant l'exécution de la routine de service d'une interruption de haute priorité, que se passera-t-il?
- (e) (1 point) Si une interruption de haute priorité survient pendant l'exécution de la routine de service d'une interruption de basse priorité, que se passera-t-il?
- 2. (10 points) Les processus de la table 1 sont admis, dans l'ordre.

Nom	Temps d'admission (quanta)	Durée (quanta)	Priorité
P1	0,0	2	D (basse)
P2	0,5	3	В
P3	0,7	4	В
P4	1,2	1	A (haute)

Table 1: Processus pour la question 2.

Pour les questions suivantes, indiquez quel processus sera exécuté à chaque quantum de temps pour l'algorithme spécifié. Si deux processus sont équivalents, commencez par celui qui a été admis en premier.

- (a) (1 point) Premier arrivé, premier servi.
- (b) (3 points) Plus court d'abord.
- (c) (3 points) Tourniquet.
- (d) (3 points) Priorité et tourniquet. Cet algorithme exécute le processus le plus prioritaire en premier. S'il y a plus qu'un processus ayant le même niveau de priorité, ceux-ci sont ordonnancés avec l'algorithme du tourniquet.

- 3. (8 points) Dans un système avec mémoire paginée où:
 - les pages ont une taille de 64Ko;
 - la taille de la mémoire virtuelle est de 32Mo;
 - la taille de la mémoire physique est de 16Mo;
 - les pages qui ne figurent pas dans le tableau ci-dessous ne sont pas chargées en mémoire.

Page	Trame
0x00	0x00
0x01	0xC4
0x02	OxCF
0x03	0x06
0x04	0x09
0x05	0x38
:	:
0x07	0xFC
:	:
0x11	OxBA
0x12	0xB0
0x13	OxAA
0x14	0xA1
:	:
0x120	0x24
0x121	0x97
0x122	0x92
0x123	0x50
:	:
-	

- (a) (1 point) Quel est le nombre maximum de pages dans une table de pages pour ce système?
- (b) (1 point) Quel est le nombre de trames (frames) dans ce système?
- (c) (2 points) Si une table des pages stocke uniquement le numéro de trame pour chaque page, quelle est la taille totale de la table des pages? Écrivez votre réponse en kilo-octets (Ko).
- (d) (2 points) Traduisez l'adresse virtuelle 0x0012345 en adresse physique en utilisant la table des pages ci-haut. Écrivez clairement votre démarche.
- (e) (1 point) Dans un processeur ARM, quelle composante s'occupe de faire cette traduction?
- (f) (1 point) Aux yeux d'un processus, qu'elle est la première et la dernière adresse qu'il peut accéder?

- 4. (10 points) Un système possède les caractéristiques suivantes:
 - une seule cache (L1) de type «write-back»;
 - la cache stocke des blocs contenant 8 mots;
 - le temps d'accès à un mot en cache L1 est de 1ns;
 - la cache ne possède aucun bloc vide.

Ce système est illustré dans la figure 1:




Figure 1: Système à une cache pour la question 4

Répondez aux questions suivantes portant sur ce système.

- (a) (4 points) Décrivez les étapes nécessaires à la *lecture* du premier mot d'un bloc qui n'est pas présent en cache.
- (b) (2 points) Décrivez les étapes nécessaires à l'écriture du deuxième mot présent dans le même bloc qu'en (a) après que les étapes de (a) aient eu lieu.

Afin d'améliorer les performances du système, on décide de lui rajouter une deuxième cache (L2), située entre la cache existante (L1) et la mémoire principale (RAM), tel qu'illustré dans la figure 2.




Figure 2: Système à deux caches pour la question 4.

- (c) Sachant que le temps de transfert d'un bloc en RAM vers L2 prend 50ns et que le temps de transfert d'un bloc en L2 vers L1 prend 10ns, calculez le temps total d'accès aux 8 mots d'un même bloc lorsque:
 - i. (2 points) Le bloc est en RAM mais n'est pas en cache.
 - ii. (1 point) Le bloc est en cache L2 mais n'est pas en cache L1;
 - iii. (1 point) Le bloc est en cache L1;

5. (6 points) Suite à votre réussite du cours GIF-1001, vous avez été engagé pour améliorer le code assembleur d'une entreprise spécialisée dans le rendu graphique haute performance.

En lisant le code de l'entreprise, vous êtes tombés sur la section suivante:

```
Demande a la carte graphique de recevoir une nouvelle trame de donnees
    LDR RO, =CtrlStartTxRx
    MOV R1, #1
    STR R1, [R0]
                      ; Debute le transfert en mettant 1 dans CtrlStartTxRx
   Attend que la carte graphique soit prete a recevoir les donnees
    LDR RO, = EtatDeLaCarteGraphique
  AttendIci:
    LDR R1, [R0]
                      ;Lit l'etat de la carte graphique
    TST R1, #1
                      ;Le bit 0 a 1 indique que pret
10
    BNE AttendIci
11
                     ;Si pas pret, reverifie
12
  ;Transfert de donnees avec une boucle, par bonds de 4
    LDR RO, =AdresseSourceDeMemoire
    LDR R4, =AdresseDestinationDePeripherique
15
    LDR R5, TailleDesDonnees
16
    MOV R1, #0
                      ;Compteur de boucle
17
 TransfertMemoireCarteGraphique:
18
    LDR R2, [R0,R1]
                     ;Lecture d'un mot de memoire
    STR R2, [R4,R1]
                     ; Ecriture d'un mot de carte graphique
20
    ADD R1, R1, #4 ; Passe au mot suivant
21
    CMP R1, R5
                     ;Transfert fini?
    BNE TransfertMemoireCarteGraphique
```

- (a) (3 points) Décrivez deux stratégies qui pourraient être utilisées pour optimiser l'utilisation du temps de processeur en faisant référence aux lignes de code appropriées.
- (b) (3 points) Pour chacune des stratégies que vous avez donné, expliquez dans quel cas il serait contre-indiqué de l'utiliser.
- 6. (9 points) Vous avez connecté votre ordinateur à un ordinateur embarqué en utilisant un port série qui emploie le protocole RS-232 avec les caractéristiques suivantes:
 - 115200 baud
 - 8 bits par mot
 - aucune parité
 - 1 bit d'arrêt
 - (a) (2 points) Vous désirez transférer un fichier de 5 Mo à l'ordinateur embarqué. Combien de temps cela prendra-t-il? Donnez votre réponse à la seconde près.
 - (b) (3 points) Quels sont les fils essentiels (au minimum) qui devront relier les deux ordinateurs?
 - (c) Vous allez bientôt déménager dans la ville de Megaton, un endroit où il y a énormément de bruit électromagnétique.
 - i. (2 points) De quelle façon pourriez vous modifier les caractéristiques du protocole pour vérifier si le bruit électromagnétique affecte vos transmissions?
 - ii. (2 points) Suite à vos expérimentations, vous avez déterminé que le bruit électromagnétique crée énormément d'erreurs. De quelle façon pourriez-vous régler le problème?

- 7. (5 points) Répondez à propos de la gestion des fichiers:
 - (a) (1 point) Qu'est-ce qui détermine la taille minimale d'un fichier sur le disque?
 - (b) (1 point) Donnez un avantage d'avoir des clusters très petits?
 - (c) (1 point) Donnez un avantage d'avoir des clusters très grands?
 - (d) (2 points) Donnez un avantage et un inconvénient de l'allocation contigüe.
- 8. (4 points) Soit un système d'allocation chaînée avec les caractéristiques suivantes:
 - Les clusters sont de 8 Ko et sont tous pleins
 - Un cluster suivant égal à -1 indique que c'est le dernier cluster
 - La table d'allocation suivante:

Cluster	Cluster suivant
0	-1
1	7
2	6
3	8
4	-1
5	1
6	4
7	5

- (a) (2 points) Quelle est la taille du fichier qui débute au cluster 2?
- (b) (2 points) Quel est le problème de cette table d'allocation?
- 9. (7 points) Répondez aux questions générales suivantes:
 - (a) (1 point) Qu'est-ce qui décide quel processus s'exécutera lors du prochain quanta?
 - (b) (1 point) Comment appelle-t-on la situation qui se produit lorsqu'un processus tente d'accéder à une page qui n'est pas en mémoire?
 - (c) (1 point) Lorsqu'une page ne se trouve pas en mémoire, où est-elle habituellement?
 - (d) (1 point) En général, quelle page sera retirée de la mémoire lorsqu'on doit faire de la place pour une nouvelle page?
 - (e) (1 point) Identifiez deux (2) des quatre (4) fils qui constituent le cable USB et dites à quoi ils servent.
 - (f) (1 point) Où est typiquement stocké le BIOS (soyez précis)?
 - (g) (1 point) Qu'est-ce que le BIOS va typiquement consulter pour savoir à qui donner le relais (soyez précis)?

1 Annexe: Instructions ARM et codes de conditions

Instruction	Description				
ADD Rd, Rs, Op1	$\texttt{Rd} \leftarrow \texttt{Rs} + \texttt{Op1}$				
AND Rd, Rs, Op1	$\texttt{Rd} \; \leftarrow \; \texttt{Rs} \; \; \texttt{AND} \; \; \texttt{Op1}$				
ASR Rd, Rs, #imm	$\texttt{Rd} \leftarrow \texttt{Rs} \ / \ 2^{\texttt{imm}}$				
Bcc Offset	$PC \leftarrow PC + Offset$, si cc est rencontré				
BLcc Offset	Comme B, LR \leftarrow adresse de l'instruction suivante				
CMP Rs, Op1	Change les drapeaux comme Rs - Op1				
LDR Rd, [Rs, Op2]	$\texttt{Rd} \leftarrow \texttt{Mem}[\texttt{Rs} + \texttt{Op2}]$				
LDR Rd, [Rs], Op2	$\texttt{Rd} \; \leftarrow \; \texttt{Mem[Rs]}, \; \texttt{Rs} \; \leftarrow \; \texttt{Rs} \; + \; \texttt{Op2}$				
LDR Rd, [Rs, Op2]!	$\texttt{Rs} \;\leftarrow\; \texttt{Rs} \;+\; \texttt{Op2}, \texttt{Rd} \;\leftarrow\; \texttt{Mem} [\texttt{Rs}]$				
LSL Rd, Rs, #imm	$ ext{Rd} \leftarrow ext{Rs} \times 2^{ ext{imm}}$				
MRS Rd, CPSR	$\texttt{Rd} \; \leftarrow \; \texttt{CPSR}$				
MUL Rd, Rs, Op1	$\mathtt{Rd} \; \leftarrow \; \mathtt{Rs} \; \times \; \mathtt{Op1}$				
MVN Rd, Op1	$Rd \leftarrow !Op1 $ (inverse les bits)				
POP {Reg List}	Récupère la liste de registres sur la pile				
PUSH {Reg List}	Met la liste de registres sur la pile				
STR Rd, [Rs, Op2]	$\texttt{Mem}[\texttt{Rs} + \texttt{Op2}] \leftarrow \texttt{Rd}$				
STR Rd, [Rs], Op2	$\texttt{Mem[Rs]} \leftarrow \texttt{Rd}, \texttt{Rs} \leftarrow \texttt{Rs} + \texttt{Op2}$				
STR Rd, [Rs, Op2]!	$\texttt{Rs} \;\leftarrow\; \texttt{Rs} \;+\; \texttt{Op2}, \texttt{Mem[Rs]} \;\leftarrow\; \texttt{Rd}$				
SUB Rd, Rs, Op1	Rd ← Rs - Op1				

Table 2: Instructions ARM. Op1 dénote une opérande de type 1, et Op2 une opérande de type 2.

Code	Condition	Code	Condition
CS	Retenue (carry)	CC	Pas de retenue
EQ	Égalité	NE	Inégalité
VS	Débordement	VC	Pas de débordement
GT	Plus grand	LT	Plus petit
GE	Plus grand ou égal	LE	Plus petit ou égal
PL	Positif	MI	Négatif

Table 3: Codes de condition.